 |  | | | | 也就是说是新改的产品，最大可能就是PCBLAYOUT有问题。
评分查看全部评分
|
|
|
|  | | | | | | 不好意思，我没表达清楚。上面拍的图片和原理图都是我用老产品的PCB只焊接功率部分，老产品PCB的输入端的LC滤波也焊接了，然后用开发板发驱动测到的MOS管GS驱动和DS波形。所以现在很奇怪。因为是开发板，所以是开环测试。效率也很低，输出10W，效率只有60%，当然这跟输入电压很低也有关系，但波形明显是不对。 评分查看全部评分
|
|
|
| | | | YTDFWANGWEI- 积分：109871
- |
- 主题：142
- |
- 帖子：45924
积分:109871 版主 | | | | | 那么你的老产品，正常电压范围内空载工作的波形你看过吗？
评分查看全部评分
|
|
|
| | | | | | | | | | | 后来专门看了下，这是老产品测的300Vdc输入下，输出24V/2A时的下管的VDS波形。因为现在让开发板发出来的占空比大一点的话，波形就更差，效率就更低，不敢长时间带载，所以就现在把占空比控的比较小。 |
|
|
| | | | | | YTDFWANGWEI- 积分：109871
- |
- 主题：142
- |
- 帖子：45924
积分:109871 版主 | | | | | | | 你前面帖子的波形，4A、5A的，也是输出24V？估计不是吧？不同的状况波形自然不一样。
|
|
|
| | | | | |  | | | | | | | | | 前面4A，5A是开环测的。输入100Vdc的话，开环测4A时输出只有3V。只是说用的是先前老产品的板子，以前也开环测过，但现在不知道为什么特别差。
|
|
|
|
| | | | | | | | | | | 嗯，稍后看下。有个点想不明白，就是上电后，DSP那端的5V都被干扰了，变得有毛刺和纹波，进而3.3V也被干扰；给MOS管供电的直流源12V更严重。按理说高压端的事怎么会干扰到DSP这边。因为是开环测试，DSP发出固定的驱动波形，和反馈环路应该没关系。
|
|
|
| | | | | | | | | | | | | dsp是隔离驱动功率部分么？如果共地那可能地线太长，还有就是测试方法的问题。低压部分受干扰肯定是mos开关时刻。建议画出连线图，说明驱动方式。不要文字描述，图片更加生动形象具体。各位版主连你的应用都没理解呢，还以为你从新画得pcb，说明描述的不合格。
|
|
|
| | | | | | | | | | | | | | | 驱动方式就是图中的那样。dsp是隔离驱动功率部分的。是这样的，我是调试新产品，原理图部分和器件型号借用老产品的，就改了变压器和续流电感和PCB板根据实际项目布板。发现了这个问题。找原因过程中发现即使我不用板子上的DSP发出的驱动波形，用开发板发出来一样有问题。于是突然想到，我就把先前老产品的板子上功率部分、变压器和续流电感重新焊了一遍试试，然后还是用开发板发出驱动对波去隔离驱动老产品的功率部分，还是一样问题，虽然是在老产品的板子也是开环测试，但我觉得波形不该这么差。于是我就怀疑环境的共模或差模干扰问题，环境只比如高压直流源，电子负载，给隔离驱动供电12V的小直流源等，但从仓库领出来成品的老产品测试，成品是好的，所以我就觉得很奇怪了。
|
|
|
| | | | | | | | | | | | | mos开关的时候，导致总电源上很多毛刺，这样就导致所有的电源网络上都有毛刺，哪怕是隔离的也没有用，必须要调节好驱动
|
|
|
| | | | | 结合楼主的描述，本人倾向于PCB板的问题，此外建议楼主闭环形式测试一下，看看是否有所改善。
评分查看全部评分
|
|
|
| | | | | | | 因为现在用的先前老产品的板子，所以觉得不是板子问题。现在用开发板发出来波形，确实是开环测试。因为老产品在调试初期的时候，软件问题导致没闭环，但当时开环测的波形也都很好，满载效率有92%。老产品的DSP板子没有了，所以暂时只能用开发板开环测。 |
|
|
| | xkw1cn- 积分：131400
- |
- 主题：37517
- |
- 帖子：55626
积分:131400 版主 | | | |
|
|
| | | | | | | 现在就是在用老产品的功率板和老变压器、续流电感测试。和之前的波形区别很大，当然之前没测过像150Vdc的情况，因为工作范围是250Vdc—430Vdc。现在不敢升到250Vdc测，因为空载功耗太高了，效率特别低，只有40%左右。先前试过一次，当时管子就全坏了。我理解的即使在100Vdc、150Vdc这应该和开环还是闭环没关系。 |
|
|
| | | | xkw1cn- 积分：131400
- |
- 主题：37517
- |
- 帖子：55626
积分:131400 版主 | | | | | 哦，只要输出为零，输入功率只要不为零，效率不是0％吗？40％感觉蛮好了 
至于老板子啥的，没看出和你的项目啥关系和逻辑关联。
希望你明确；你要做到的目的？
分解到你的变压器的需求？
评分查看全部评分
|
|
|
| | | | | | | | | | | dsp是隔离驱动功率部分的。是这样的，我是调试新产品，原理图部分和器件型号借用老产品的，就改了变压器和续流电感和PCB板根据实际项目布板。发现了这个问题。找原因过程中发现即使我不用板子上的DSP发出的驱动波形，用开发板发出来一样有问题。于是突然想到，我就把先前老产品的板子上功率部分、变压器和续流电感重新焊了一遍试试，然后还是用开发板发出驱动对波去隔离驱动老产品的功率部分，还是一样问题，虽然是在老产品的板子也是开环测试，但我觉得波形不该这么差。于是我就怀疑环境的共模或差模干扰问题，环境只比如高压直流源，电子负载，给隔离驱动供电12V的小直流源等，但从仓库领出来成品的老产品测试，成品是好的，所以我就觉得很奇怪了。 我现在就在主要怀疑是不是环境的什么共模或差模干扰引起的，想看您之前有没有遇到过这种情况。我现在是想让老板子在开环这样的情况下空载功耗和波形稍微正常了，再来看我新项目的。
|
|
|
| | | | | | xkw1cn- 积分：131400
- |
- 主题：37517
- |
- 帖子：55626
积分:131400 版主 | | | | | | | |
|
|
| | | | | | | | | | | | | | | 发现是两个给MOS供电的12V直流源的问题，把直流源的电源线的地线去掉就比之前好多了，但还是有问题。如图。因为新项目板子的辅助电源的高压线走的内层，所以当时没法割断，因为不敢上高压，所以只能全部都从外部直流源供电。现在就是开环下，随着输出电流变大，MOS管的关断振荡越严重和输入高压越高，半桥的均压电容越不均衡。比如180Vdc下，带0.2A还是均的，但是带0.5A就不均了，就像图中那样。空载功耗随着输入电压的上升增大，100V时是1W，200V时是4.8W。 |
|
|
| | | | | | | | | | | | | | | | | 你这个波形看着还可以，再加个吸收就会好些了，至少mos管的应力不高
|
|
|
| | | | | | | | | | | | | | | | | | | 不好意思，前段时间去忙别的了。后来想想暂时不会坏了，所以就改成了闭环测试。先前的图片是在开环下测试，现在改成了闭环测试。我发现现在闭环时下管MOS的Vds波形在开通前怎么会有一个斜波？图中红圈出来的。怎么想都想不明白。同样的绿线可看到在对管时也有一个小斜坡。不知道这个现象您有没有遇到过？
蓝线是低压探头测的CPU发出来驱动波形，紫线是隔离探头测的MOS的GS波形，绿线是隔离探头测的MOS的DS波形，黄线是隔离探头测的MOS的驱动稳定12V电压波形。
原本设计的驱动电压是20V，但不知道为什么一出功率比如50V/1A，紫线的驱动波形就被干扰的很严重，直接上下MOS的三脚全部击穿，但是在12V下，暂时能出50V/2A，没敢继续往上了。我猜测50V/1A坏时主要是还是这个斜波的原因，所以想先解决这个斜波
|
|
|
| | | | | 刚好最近做了一个6KW的硬半桥，母线是直接整流过来大概330V左右，MOS管使用三个100A，650V管子并联，下管波形在60V100A输出的情况下如图
我这个MOS管在关断震荡挺严重的，我处理的方式是在母线上靠近MOS管处加cbb电容，在下管加RC吸收（这个吸收我也没搞明白，硬半桥加吸收加下管作用比较好，上管加吸收用处不大），我感觉开关电源额定工作状态时原边的占空比应该在最大占空比的百分之70-80左右，不应太小，太小的话峰值电流越大，对原边开关器件还有驱动的考验就越大。
再者说想提高效率不应该减小占空比吧，理论上硬开关的开通损耗是近似不变的，关断损耗占空比越大点对于占空比小的时候（等负载条件下）是小的（瞎理解的，不对请指教），所以我感觉你提高效率的方向不是很对，你应该先弄明白你的损耗都去了那里，你这种减小占空比的方式只能降低效率，个人认为。
评分查看全部评分
|
|
|
| | | | | | | 我不是在减小占空比来提高效率。是我现在电源异常，用DSP发出驱动波形。如果发的占空比高了，就更严重甚至坏MOS管，所以我现在就只能发一个小占空比的来找原因。我这还不算调到整机功率输出。
|
|
|
收藏
分享
津公网安备 12010402000296号