|
| | | | | | | 你指的是PFC boost吧?如果是DC/DC 呢?
|
|
|
|
|
| | | | | | | | | | | | | DCDC也可以这样计算,但是DCDC对应需求的纹波小很多,此时电容的ESR对纹波的影响突出到可以与公式计算值可以比拟的程度,计算结果加倍吧。
实际上,这种算法对于DCDC变换而言,只能起到校核的作用,本质上电力电子变流器中的滤波电容是在对高频变压器做(把高频电流变成直流电压的)无功
意思是,感性元件多大,容性元件就需要多大,这里的多大可以是体积、PCB面积、重量、成本、储能等等
意思是,增加电容可以减少纹波、增加电感同样能减少纹波,CCM模式不行大不了插入差模滤波,因此究竟用多大电容,与你打算用多大电感有关,实际上是个性价比问题。
|
|
|
| | | | | | | | | | | | | | | 实际应用考虑的因素很多:如纹波电压,电容寿命,保持时间等
自己总结出的经验比这个计算管用
|
|
|
|
|
| | | | | | | 自己纠错,
上述说法有误,对PFC而言,f L并非工频,而应该是工频倍频,也就是整流后馒头波的频率。
这是昨天仿的一个PFC,400V1.5KW、C=1.1mF,纹波ΔV=13.3V
|
|
|
|
|
| | | | | fl应该是工频的倍数吧,要先弄清楚是dcdc还是什么拓扑模式
|
|
|
|
| | | | | 根据你期待的纹波电压,电容的纹波电流是否能够耐受负载的纹波电流核算
|
|
|