 |  | | | | 你记住一个原则，地线上电流信号尽量单纯。
对于你这个系统，除拓扑接地外
1、有一个电流采样，它有个地，要求是开尔文连接，采样电阻内侧接出，电流为0
1.1、有两个电流采样怎么办？
1.2、（在芯片PIN上）与驱动开尔文共地怎么办？
2、有一个驱动电路、要求是开尔文连接，即MOS的S根部接出，电流只是驱动电流，不让拓扑电流混进来的意思
2.1、有两个或者多个驱动怎么办？
2.2、有浮驱怎么办？
2.3、（在芯片PIN上）与控制接地共地怎么办？
3、还有若干控制（运放、DSP、环路什么的）电路，要求一个点接（到拓扑）地，以保证所有信号参照连续，要从（拓扑）第三个接地点引出，不破坏上述两个开尔文接地连接的意思。这意味着这三个（种）接地连接要单独走线（到拓扑地），不能相互连接，即所谓梳状结构
4、VCC供电其实是电平基准，也应算到控制电路，与控制地共地，但电流可能较大，需要在不同芯片的VCC（电容钉在芯片上）端之间串电抗退耦，消除其电流的高频成分，使其接地信号单纯（只剩直流成分）。
5、剩下的接地，与控制信号无关，但也有电流，比如辅源的原边、风扇、Y、散热器、屏蔽接地等等，（除非论证影响不大）不要与上述情况共用地，免得其电流串进上面三种接地线。就近接拓扑地的意思
|
|
|
|  | | | | | | 版主你好，按照这个说法，目前：
1.RS采样电阻两端，即AB两点采用开尔文方式走线与PFC控制系统的电流取样端连接，连接尽量短而小；
2.驱动PWM信号以及从MOS的S极回流信号保持图示的两条虚线，也是开尔文方式连接；
3.附源的输入地线12保留，原边绕组+15V供电输出的地线34保留，在芯片加退藕电容；
4.整个PFC控制系统与强电供电相当于是通过附源地线“1”这个点。
|
|
|
| | | | | | | | | 这取决于你有几个电路(芯片)，每个芯片上有几个GND(COM、VSS、AVSS)、几个VCC(VDD、VERF、AVDD)，你最好给实际电路
比如：
12连接不重要，不要与其他重要的地线搅合在一起，就近接拓扑地即可
56是不是一个PIN？如果是，你怎么虚线？该怎么走？注：2楼红字
接地PIN脚除了456，还没有没有789？它们是干啥的？
除了这个15V，还有没有其他15V、还有没有12V\3.3V?
按你的话说就是：
4、整个PFC控制系统与强电供电，要一点接（到拓扑）地、但其中的电流采样开尔文、驱动开尔文接地一定要分开，非控制系统也最好分开。
|
|
|
| | | | | | | | | | | 1. A点电流采样回来经过一个RC连接到PFC芯片的Isen引脚，B点连接着这个C的负极，即AB开尔文走线方式，然后C的负极与小控制系统的底面一小块敷铜（即GND）连接，敷铜将这个PFC芯片以及外围阻容器件都包裹住；
2. 6脚是图腾柱驱动IC的GND；
3. 其它的引脚无非就是PFC芯片的输出电压检测引脚，电压环电流环等等；
4. 整个系统就一个15V，供电给PFC芯片和图腾柱驱动芯片。
|
|
|
| | | | | | | | | | | | | 你不能晒原图吗？
1. 啥芯片？几个PIN是GND，其他的都是废话
2. 啥芯片？几个PIN是GND（一般有2个）
3. 其它的引脚不重要，重要的是GND、VCC
4. 一个15V供电给PFC芯片和图腾柱驱动芯片，就是2个15VPIN脚，要退耦。PFC没有后级？它们的控制电路的供电和接地你准备怎么解决？没有DSP、运放什么的？如果今后有了，你准备怎么接地？如果PFC芯片和图腾柱驱动芯片集成为一个芯片，你怎么接地？ |
|
|
| | | | | | | | | | | | | | | 公司的图纸，对员工有基本要求，不太方便直接晒出来咧，抱歉！
1.PFC控制芯片NCP1654-133K；
2.驱动芯片UCC27324；
3.省略********
4.PFC芯片和图腾柱芯片的VCC有退藕电容，后级移相全桥的控制与初级是隔离的，供电取自上面BUCK附源隔离的两个绕组，一个+12V给系统，一个+5V给CAN，暂时后级可以先不讨论。
|
|
|
|
| | | | | | | | | | | | | | | | | | | 非常感谢版主的热心指点！这两个地方走线真是核心点所在。
再想请教一下，这个整个PFC控制系统底层做了GND敷铜层，这个敷铜层与强电的共地点哪一点为佳？是MOS的S极还是后面BUCK电容负极？
|
|
|
| | | | | | | | | | | | | | | | | | | | | 这是屏蔽接地，2.5楼有说，（除非论证影响不大）尽量不要接到控制地
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 版主的意思是我这个控制系统的底层GND敷铜层不用接到MOS的S极拓扑地？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 几次都听到你说“整个控制系统”，头皮都在发麻。你这个电源整个控制系统的范围也就2个指甲大小的芯片，而且控制电路绝大部分都在芯片内，一两个平方mm，这点屏蔽随便接哪里都行。
你把它“整个”到整个底层，头皮就要发麻，麻烦的麻。先算算MOS的D极对地、对散热器、对G极的寄生电容吧，多大电流啊？能屏蔽？能不屏蔽？能接到控制地？能接到机壳？
还是那句话：你记住一个原则，地线上电流信号尽量单纯，你这样屏蔽的接地能单纯吗？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 可能是我们这边的布局习惯，除了上面提及的电流采样、以及驱动采用开尔文走线与芯片连接连接，那外围还有剩余的其它弱电贴片器件，这些器件一般都全部围绕芯片放在顶层，然后在底层做一块敷铜层，这个敷铜层将上面顶层弱电贴片件GND引脚通过过孔连接（当然也包括了控制芯片的GND引脚等），形成一个小小的弱电信号GND屏蔽层。我就有些纠结这个GND屏蔽层是否要与PFC强电那边连接。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 一点接地，2.3楼有说。这一小块敷铜，你用过孔与上层接地了，就无需再用一根线与拓扑接地了，或者，你用一根线与拓扑接地了，就无需用过孔与上层接地了，二选一，一点接地的一，不能二。否则，你就会破坏11楼的那个红色的“一点接地”。
|
|
|
|
| | | | | | | | | | | | | | | | | 说了半天，居然都有**的驱动IC，那还怕个啥东西啊，我觉得你要是没有这个UCC驱动IC，你连1654的基本布线绝对搞不定。
|
|
|
| | | | | | | |  | | | | | | | | | | | 版主说得对，我们比较弱，所以要经常请教各位指点迷津！
|
|
|
|
|
|
津公网安备 12010402000296号