|
| | | | | | | [size=14.285715103149414px]请大家畅所欲言,有什么问题都可以提出来,一起讨论。 |
|
|
| | | | | | | [size=14.285715103149414px]自己顶下! |
|
|
|
|
| | | | | | | 给出以下问题,由浅入深,抛砖引玉,欢迎大家提出更有深度的问题。
Q1、我们采用什么原则来分析电源电路?
Q2、上述公式Vo=Vin*D基于什么条件下得到的?
Q3、为何大部分降压电源芯片不设计100%占空比? |
|
|
| | | | | | | | | 冒昧答下,答得不对,楼下补充。
Q1、伏秒平衡、安秒平衡。
Q2、CCM模式稳态条件下。
Q3、UC3843最大占空比96%,个人觉得没必要设计100%占空比。 |
|
|
|
| | | | | | | | | | | Linear、TI、Maxim等都有推出100%占空比的buck芯片。 |
|
|
|
| | | | | | | | | | | | | 100%占空比就相当于直通了,在某些特殊场合有些用处,实际意义不大。 |
|
|
| | | | | | | | | 《精通开关电源设计》有提到Q3这个问题,书中解释为两个方面的原因:一是同步Buck采用低端电流检测,二是自举电路的限制。 |
|
|
|
| | | | | | | | | | | | | 对于电流模式的Buck变换器,电流的取样电阻有三种不同的放置方式:①、放置在输入回路即与高端主开关管相串联;②、放置在输出回路即与电感相串联;③、放置在续流回路即与续流的二极管或同步开关管相串联。有时候为了提高效率,可以取消外加的取样电阻,用高端主开关管的导通电阻、电感DCR或续流同步开关管的导通电阻作电流取样电阻。 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | | | | | [size=14.285715103149414px] 输出滤波电容的选择上,必须要考虑ESR,一般要求:
[size=14.285715103149414px]
|
|
|
|
|
|
|
|
|
| | | | | | | 楼主,有两个问题请教下:
1.什么时候Buck电路的管子需要加RCD吸收;
2.RC或者RCD吸收电路,参数如何选定?
谢谢
|
|
|
|
|
|
| | | | | | | 楼主解释下上面2个公式如何列出了吧。记得TI有个文档具体推导过。忘记了。 |
|
|
|
|
| | | | | Buck电路的开关管是浮地的,如果采用NMOS,需要高边驱动。常常用到以下两种方法:
1、采用自举电路(下图摘自《精通开关电源设计》)。
[size=14.285715103149414px]2、采用变压器隔离驱动。
[size=14.285715103149414px]
|
|
|
|
|
|
| | | | | Buck电路衍生出正激、推挽、半桥、全桥等变换器,应用广泛。
上图摘自张兴柱老师的《开关电源功率变换器拓扑与设计》。 |
|
|
| | | | | | | 多相交错并联Buck电路在低压大电流场合应用广泛。 |
|
|
| | | | | 互动时间到,请大家聊聊:
Q1、上面图表中哪种拓扑用的最多?
Q2、Buck电路输出电容的选择需要考虑哪些参数?
Q3、同步Buck中,高端MOS和低端MOS选型侧重点分别是什么? |
|
|
| | | | | | | Q1、用过buck、同步Buck、单端正激、双管正激等。
Q2、Buck电路输出电容一般要考虑电容容值、耐压值、ESR、纹波电流值、温度等级。
Q3、同步Buck,一般高端MOS选择低Qg的MOS,低端MOS选择低Rds(on)的MOS。 |
|
|
|
|
|
| | | | | | | | | 同步Buck电路降低了传统Buck电路续流二极管的损耗,所以同步Buck适用于低压大电流场合。高端MOSFET选择低Qg的MOS,主要是为了降低开通损耗;低端MOSFET选择低Rds(on)的MOS,主要是为了降低导通损耗。 |
|
|
| | | | | | | | | | | 高压为何不适合,楼主讲讲。多讲些原因。
续流的mos也需要开通关闭啊,高端的mos也会导通啊。为何低端的mos不要求Qg,而高端的mos不强调Rds |
|
|
| | | | | | | | | | | | | 如果输出电压比较高,接近于输入电压,那么占空比会比较大,高端MOS导通时间比较长,同步Buck和传统Buck电路相比没有什么优势。因为同步Buck主要降低了传统Buck电路续流管的损耗,所以同步Buck电路更适合应用在低压大电流场合。低压输出下,占空比比较小,高端MOS导通时间比较短,低端MOS导通时间比较长,所以高端MOSFET选择低Qg的MOS,主要是为了降低开通损耗;低端MOSFET选择低Rds(on)的MOS,主要是为了降低导通损耗。 |
|
|
|
|
| | | | | | | | | | | 多相的输出恒流是不是要每一路都要恒流?电流双闭环么 |
|
|
|
| | | | | | | | | TI、ADI、Linear、Intersil等都推出了多相同步Buck控制芯片,上传一份ADI多相Buck控制芯片资料。 ADP3181.pdf
|
|
|
|
|
| | | | | | | | | 别着急,我会先按着“The Most Popular Topologies"图中的顺序来跟大家一起回顾下基本的拓扑。 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | 互动时间到,大家聊聊Boost如何设计短路保护和过载保护? |
|
|
|
| | | | | | | 或者在输入电感前加一个MOS管,检测到短路或者过载,直接关断MOS管。 |
|
|
|
|
| | | | | | | | | [size=14.285715103149414px]这个帖子可能会偏理论些,如果你实践中遇到了问题,可以提出来,大家一起探讨。 |
|
|
| | | | | 楼主介绍的基本是书本上的资料,电路原理波形分析也是非常理想状态。能否有一些具体电路对应实际的示波器实测波形贴上来。 |
|
|
| | | | | | | 开这个帖子主要是和大家回顾下基本的拓扑。具体电路和实测波形手头上还真的没有。如果你有哪方面的疑问,可以一起交流。或者你有具体电路,也可以上传到网上,大家一起分析。 |
|
|
| | | | | | | | | 如果能结合一些工作中遇到过的实际问题及解决的方案会更加生动一些。倒也不用太详细的图文分析,在知识点上讲一下就好。 |
|
|
| | | | | | | | | | | 实际工作中,设计Buck、Boost、Buck-Boost电路没遇到什么问题,控制芯片的Datasheet都给出了详细的设计方法,包括器件选型、参考实例、PCB layout等,把Datasheet看懂就可以了。倒是设计反激和正激遇到了一些问题,后面会讲,一步步来。 |
|
|
| | | | | | | | | 我想基本的拓扑电路都是一样的,楼主可否先把一个BUCK(降压)具体电路贴出来说明工作原理。大家来分析看看是否准确。 |
|
|
| | | | | | | | | | | 基本拓扑的工作原理大家都很熟悉了,在这里我就不多言了。你也可以和大家分享一下你个人的独特见解。 |
|
|
|
|
| | | | | | | 不要这么复杂包括保护功能的电路讨论,就用2楼,7楼的工作原理图,元器件标识完整一一些就好。 |
|
|
|
|
|
|
|
|
|
|
|