|
|
|
| | | | | | | | | 控制模式稍后会慢慢说来的,目前主流的LLC芯片无一例外都是电压模式控制,这和LLC本身的结构有关的。
先说说大家关心的入门的很实际的东西吧。
第一LLC中MOS管选择标准:
MOS管的体二极管的反向恢复时间要越快越可靠,这个参考飞兆的LLC MOS失效模式的应用笔记说明。
由LLC变换器零电压开通(ZVS)条件我们还可以发现,MOSFET的等效输出电容越小,我们就可以获得越大的励磁电感取值,从而降低LLC变换器的导通损耗和关断损耗。所以在选取开关管的时候,应当尽量选择等效输出电容较小的MOSFET。
其实这两个参数是相互关联的,当MOS管的体二极管的反向恢复时间很短的时候,我们可以设计比较小的死区时间,而当死区时间较小的时候,那么我们可以选择等效输出电容越小的MOSFET。
|
|
|
|
|
| | | | | | | | | | | | | 兄弟,看来你要补习下MOS的相关知识了啊,你不了解MOS的相关参数的意义,你怎么选择一个合适的MOS呢
比如COSS会影响什么?在硬开关中COSS越大,开通损耗就会越大的,所以很多MOS厂家是想尽办法去搞小那个COSS的,当然在LLC中,这个COSS有时候倒希望他大点的,因为可以减少关段损耗的,但是COSS大了就需要有大的励磁电流啊,这个又会加重导通损耗了啊,那么这个就需要你去折中了,设计很多时候是在折中的。 |
|
|
|
|
|
|
| | | | | 总结下在LLC电路中,MOS的选择区别于其他结构的电源的有以下几个方面:
1.MOS的COSS参数,决定了死区时间选取,励磁电感的大小,关断损耗的大小。
2.MOS的寄生的体二极管的TRR,这个时间决定了你产品的可靠性,决定了你死区时间的选 择,关于[size=14.399999618530273px]体二极管的TRR为什么决定了产品的可靠性,其实ST也相关的论述,同样飞兆也有 分析报告的,大家参考《LLC 谐振变换器中MOSFET 失效模式的分析》,我不在重复了。
[size=14.399999618530273px] 3.其他的关于CISS,QG啊,这些和普通构建的选择考虑一样, |
|
|
|
| | | | | | | | | 这个是COSS受MOS的VDS电压大小的影响而产生变化的一个值,一般在实际的计算中,要去从曲线读取实际的数值。 |
|
|
|
| | | | | COSS在LLC中正是因为Coss的存在,在关断的过程中,由于电容电压不能突变,因此VDS的电压一直维持在较低的电压,可以认为是ZVS,即0电压关断,功率损耗很小。同样的,在开通的过程中,由于Coss的存在,电容电压不能突变,因此VDS的电压一直维持在较高的电压,实际的功率损耗很大,那么就需要利电感的特性,在开通前谐振电感电流反向把电容的能量抽走,电流走MOS的体二极管,为MOS的ZVS开通创造条件。
那么有人会说了,那么LLC是不是就是零电压开通,零电压关段呢?理论上COSS足够大的话,是可以这么说的,但是足够大的COSS就需要足够打的LR来匹配的,这样下去MOS的导通损耗会加大,那么这又需要折中处理了,因为MOS的开关损耗主要体现在开通损耗上,那么我们只要保证可以ZVS开通,关段损耗适当优化就可以了,实际设计中,一般把MOS的关段电流设计在1/3左右就可以了。 |
|
|
| | | | | | | 理论上COSS足够大的话,是可以这么说的,但是足够大的COSS就需要足够大的LR来匹配的
这句话怎么理解呢?COSS大的话,要求的谐振电流也越大,LR应该是小才对吧?求指正! |
|
|
|
| | | | | | | 分析了下 mos关断 考虑换流过程 MOS是达不到ZVS的 |
|
|
|
| | | | | 第二:设计合理的死区时间。
目前市场上主流的LLC控制芯片一类是死区时间可以自行调整的,一类是固定死区时间的,像ST的L6599固定150NS的死区时间,而目前LLC结构的电源基本都是L6599统治,大有一统江山的气魄啊,ST的推广很不错,因为L6599是固定的死区时间,设计的时候不需要在去调整他,因此我们在设计LLC的时候基本都不太去关注LLC的死区时间设置。但是一个高可靠的设计需要是平衡所有的参数的匹配,我个人比较喜欢用可以调整死区时间的控制芯片。(哈哈,潜台词,我们的电源具备很高的可靠性)
在电流换向的时候,即上管关断后下管开通的前的这段时间内,能否将上管MOS 结电容(或者外部附加电容电荷抽走,并且将下管结电容(或者外部附加电容)充到母线电压。除此之外,考虑到变压器的原边绕组寄生电容,还要一部分能量来抽走变压器原边绕组寄生电容上的电荷。这个在调试的时刻要看MOS的DS电压来判断是否设计合理。(计算过于繁琐)
在MOSFET输出电容充放电结束并且寄生反并二极管导通续流后,就可以给MOSFET施加驱动信号实现ZVS导通。注意该驱动信号一定要在谐振电流换向前施加,要不谐振电流换向后两个开关管都没导通,电流就又会对开关管的输出电容充放电,破坏了ZVS条件。
可见死区时间关系到是否可以获得最佳的ZVS条件,其实死区时间还关系到产品在极限特殊工况下的可靠性的。
那么死区时间如此的重要,请问您设计的时候有没有去关注他呢?
|
|
|
|
|
| | | | | | | 楼主一般选择死区时间大概多少纳秒呢?我们这边也都是选用可调死区时间的那个控制IC。如英飞凌的那几个款。
另外有些时候因为功率的关系计算出来的励磁电感和谐振电感都非常小,计算励磁电流完全可以满足开关管的ZVS需要,这种时候的死区时间选择,是出于哪一种考虑呢?
是否稍微加大一点死区时间,但是也要注意LLC的两个管子的ZVS情况,在VDS电压已经下降到0或者上升到VIN后,根据实际情况选择死区时间,我经常选择350-400ns的值,不知道是不是稍微长了一定呢? |
|
|
| | | | | | | 我觉得coss和死区的选取不用太过关注,只要死区能把那几个电容充满电即可;cmg大师的文档都给出计算公式了,只要公式满足即可实现了zvs;死区大了,输出文波也大;太小zvs又不可靠;也不好弄,直接用固定的得了; |
|
|
| | | | | 现在对LLC 开关频率大于谐振还是小于谐振频率很迷茫啊,还有就是对于励磁电感的取值问题,也都是根据调试来确定,单纯的看效率,很没有依据,希望跟楼主学习技巧和方法! |
|
|
|
|
| | | | | | | LLC最佳工作状态是,开关频率等于谐振频率,这种状态下可以平衡功率器件所有的损耗问题。 |
|
|
| | | | | | | | | 但是实际的工程设计中很难做到刚好开关频率就等于谐振频率的,当然为了最大限度地降低开关频率变化,LLC谐振变换器一般运行在谐振频率 附近。当输入电压由PFC输入提供时, 把变换器最大输入电压情况下的工作频率设计为谐振频率 ,最小增益应该发生在谐振频率 。 增益是磁电感和初级漏磁电感之间比值(k=Lm/Lr)的函数。因此,必须选择合适的k值以获得最小增益。然而,一个小的k值仍可获得较高的峰值增益,太小的k值会使得变压器耦合性差,效率低。如果 Lm/Lr 比例越高,越接近于传统SRC 的工作特性,在工作频率低于谐振频率的曲线,就越容易在重载下进入ZCS 区,如造成单调性的丧失和ZVS 条件的丧失,并且,Lm/Lr 比例高,频率调节范围也会变宽,使LLC高压输出频率过低,低压输出频率过高,一但LLC进入ZCS区域,那么基本就是毁灭性的灾难。 |
|
|
| | | | | | | | | | | 那么不知道有人思考过没有,为什么LLC进入ZCS状态下就是毁灭性的,就是面临炸鸡的必然呢? |
|
|
| | | | | | | | | | | | | 这里的ZCS是指MOS进入了零电流关断的模式,其实零点流关段不也挺好吗?就是效率会低一点,为什么就会有炸鸡的风险呢?效率低一点,温度高了炸鸡?肯定不是的。
其实是这样的,当LLC工作到了ZCS区域,那么谐振腔呈现容性,上管开通前,谐振腔电流方向为正,下管靠体二极管来续流,当上管开通的时候,下管体二极管由于反向恢复时间的存在,有可能会使母线电压短路,从而导致炸管,所有很多LLC控制芯片设计了最低频率的限制,就是为了防止在特殊状态下,LLC电路运行到了ZCS状态下,那么这个最低谐振频率的设置就很关键了,最近频率设置不可太大,也不能太接近Fm了。 |
|
|
| | | | | | | | | | | | | | | 其实这个道理和所有ZVS全桥电源在没有ZVS状态下炸鸡一个道理,很多时候ZVS全桥电源炸鸡,就是因为没有进入ZVS状态,MOS的体二极管上管MOS共通炸了。 |
|
|
| | | | | | | | | | | | | | | 分析的很有道理,手上现在有个LLC的案子,通过做实验,发现当开关频率接近等于谐振频率时效率反而没有开关频率高于谐振频率的效率高,后来发帖,
这样说到,帮忙分析下,多谢! 。对了 SRC狀態 是什么呢?
請問輕重載都是工作在LLC(左半邊)嗎?奉勸你不要堅持在LLC狀態(DCM),進入SRC狀態會比較好調,LLC留在關機時用就好。提供參考。
圈比基本上優先決定是在諧振點左邊還是右邊(以正常電壓滿載點),如果圈比大則只能在左邊此時諧振腔增益大於1,嘿嘿當增益大於1時是不是難以控制啊,所以你就會看到電流波上下抖動啦。圈比小工作在右邊,增益小於1那是不是比較合於理論上需求。以上條件需要配合IC控制條件才能決定。提供參考 |
|
|
| | | | | | | | | | | | | | | 你这里说的是LLC线路的工作频率不能小于第一谐振点,如果小于第一谐振点是容性,是在ZCS,
可是LLC还有个第二谐振点,工作频率是可以小于第二谐振点的,是这样的吗,,
|
|
|
| | | | | | | | | | | 最后那块说错了,应该是高压频率过低,低压频率过高才对; |
|
|
| | | | | 问下楼主~!~LLC用PCB平面变压器好过传导辐射不?
初级用的三层绝缘线 次级用的6层PCB*2 用的PQ3225
三明治层叠法。 |
|
|
| | | | | | | 很抱歉啊,我还没有玩过平面变压器的,不过,我觉得是一样的,LLC的[size=14.399999618530273px]传导辐射相对来说比较好过的。频率是变化的,器件又是全程ZVS的。 |
|
|
|
|
| | | | | 楼主您好 我想问您个问题,请问我设计LLC电路时死区时间怎么定?比如我输入电压36V 输出电压3.8V 50W的功率,我的MOSFET如何选取? |
|
|
|
| | | | | 那请问一下,LLc的上下MOS管,并联的电容(200pf左右),对于LLC谐振工作是否有影响,这个影响是可忽略,还是必须融入到计算里头?
|
|
|
|
| | | | | 为什么LLC或ZVS的半桥IC很多,而更实用的【负载变化大、容性、感性大、且不定】经典PWM半桥IC一个都没有【TL494、SG3525没有双端MOS驱动】?
|
|
|
|