PD电源优化EMIssions and 效率Plus（谢谢点赞关注）

如果楼主的作品对你的研发学习和知识储备有了很大的帮助，欢迎点击活动页面投上你宝贵的一票吧！

Layout小结

如左图要点：

A.功率Mosfet的漏极（动点）要求与变压器近端连接，面积要小，铜箔不能锐角or直角拐弯。

B.Vcc整流二极管阳极尽量接近于变压器引脚，免得产生di/dv骚动影响EMC。

C.同步整流Mosfet漏极为（动点）与变压器引脚的铜皮尽要越短越好，也可以减少CMN带来EMC问题。

注意事项：

1.针对热点，一定要特别注意（高频开关点）是高频辐射点，布局走线对EMC影响很大。

2.热点构成的环路小，走线短，并且走线不是越粗越好，而是够走电流够用就好。

3.地线要单点接地。主功率地和信号地分开，采样地单独走。

4.如果有散热器的地需要接主功率地。

波形测量对比



电路外围优化

u驱动信号分析：

ü根据上面两种场效应管的参数上的区别性，我们发现7N65开关管的Ciss输入电容大于4N70的Ciss。

ü在不改变Rgon的电阻值测量二次侧

     SR_Vds的spike电压较高，可得知  

      原边开关的速度存在的影响。

ü通过测量Vgs电压对比电压的爬升速度可得，dv/dt等效开通速度改变向Ciss电容充电的速度，调整Rg的电阻值得到电压上升的斜率。

ü开通斜率等效：dv/dt = Vgs/Rgon*Cgs  

ü关断斜率等效：dv/dt = Vgs/Rgoff*Cgs  

ü

u寄生参数：

ü从左图看出除了输入电容Cgs带来EMC之外，Coss电容也是有一定的影响。

ü另外可人为并入Cds与原7N65 Cds动态电容的同等容量，得到更好的EMC。

ü寄生等效电容：Cds=Cgd+Cgs

MOS应用匹配流程小结



65W PD电源板参考设计



效率测试Characteristics
（非GaN）

谢谢！