| | | | | 楼主好!你那个有什么区别吗?模拟地与数字地肯定是直接连在一起。一种简单直观的方法就是把这两个地作为两个点,再以这两个点作为分枝就可以了。
VSS与VSSA之间是有电流产生的,但在模拟部份以VSSA为参考时,所产生的这个电流并不对模拟产生影响。
评分查看全部评分
|
|
|
| | | | | | | 那么,最后这两个点该在哪里汇聚呢?任何地方?某个特性定的地方?
|
|
|
|
| | | | | | | | | | | VSS ,VSSA 两个点的位置选在哪里?任何地方或是某个特性定的地方?
|
|
|
| | | | | | | | | | | | | 最好是VCC路径经滤波电容到DSP芯片之后再做分支,分支之后就不要再有交点了
|
|
|
|
|
| | | | | 模拟地和数字地采用单点接地方式,两点之间串联0欧姆电阻,MCU的模拟地A和模拟地相连或串联一个小电感 |
|
|
| | | | | 不用区分数字地和模拟地,都是地,一个芯片一个地,一个芯片一个VCC电容,它的负就是这个芯片的地(而不是芯片GND或者VSS)。
|
|
|
|
| | | | | | | | | 对此事之前有过讨论,但没有说透,借你提问再提提:
DSP芯片
DSP芯片可能有多个地,多半四个对角有VDD/GND对PIN,要求你都放一只104的0603VDD电容。除对角外有的中间还有,有的芯片会给你标明VDDA、VDDB、、、有的不标,都叫VDD。但是GND都是不区分的,都叫GND(或者VEE),为什么不区分?哪是地?
DSP可能几W、十几W、甚至几十W耗电,而且几乎没有输出,这些功耗大部分都在芯片内部折腾,最后靠散热器消耗掉。
3V直流是指电压,多大电流了?电流还是直流?
电流一定不是直流,一定是以脉冲电流为主,尤其是以晶振主频及其倍频为主的脉冲电流的能耗形式。
这样狂暴的电流,VDD能不能稳住?靠啥稳住?靠几只104的0603行不行?
相信有人立即会说,靠LDO稳住,错!
这样高的频率,LDO稳不住,它远没有DSP主频这样宽的带宽。
实际上,电压是靠LDO输出滤波电容稳住的
这个电容就是DSP的输入滤波电容,它就是DSP的VCC电容,远不止104,个头必须大,0603远远不够。
先把这个VCC电容规范一下,典型配置100uF电解C1、并10uF固态C2、再并1uF贴片C3,前者可以靠近LDO,后两者必须靠近DSP,并且在DSP的一对VDD/GND上生根。
在DSP的哪对VDD/GND上生根?(未完待续)
驱动芯片
驱动芯片也可能有几个地,君不见前不久还在讨论3843,居然也有2个地,结论呢?
自举驱动芯片无疑有两个地,下管地自举一下到上管地,(无论上管PIN对叫什么,实际上是)两个地、两个VCC、两个VCC电容。有时候还有一个信号地。
浮驱芯片也有类似情况
分离驱动电路
哪里是地?
|
|
|
| | | | | | | | | | | 大师好!!!首先需要理清数字地与模拟地,需要理清楚为什么芯片要把这两个脚分开? 最好可以拿一个带有多个地的芯片来作分析就更好了。
|
|
|
| | | | | | | | | | | | | 上楼正在分析,你可以跟进,
正好有些芯片是数值模拟混合,DSP内可能有运放、比较器什么的,模拟芯片内含数字电路更不稀奇,几乎没有哪个芯片会去分清哪是数字地哪是模拟地。
|
|
|
| | | | | | | | | | | | | | | 刚刚看了下TI 320F系列也分数字地与模拟地啊!!!为什么会从来没见过呢?
|
|
|
| | | | | | | | | | | | |
这个是STM32F103CBU6的接地引脚。注意其中的VDDA与VSSA,通常VDDA与上面的VDD之间串一个电感,而VSSA会直接与VSS连接在一起,如第二楼所接那样。
这个片子是12位AD与DA,若是16位或更高位数AD呢?则对VSSA模拟地要求就很高了。
|
|
|
| | | | | | | | | | | | | | | 是的,这正好说明不用区分数字地和模拟地,但要区分数字VDD和模拟VCC,要退耦的意思。
你二楼的图也是对的,特别是针对芯片而言是对的。无论什么芯片,都有一个VCC电容,它的地就是这个芯片的地,无论这个芯片是数字的还是模拟的,不加区分,都是如此。
|
|
|
|
| | | | | | | | | | | | | | | | | | | 人家2楼兄弟说的是对的,只是可能不是你提问的本意。
采样地要单独考虑,常见的就是他说的高精度ADC采样,还有我们常用的电流采样开尔文连接,这些地要单独考虑,与其他任何地分开,还要特别注意与其它地的关系。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 为什么要汇总?归根结底,这些地是要连接到拓扑接地中心的。
问题是:
1、拓扑可能有几级,每级都有一个拓扑接地中心。两个拓扑接地中心之间的噪音是可观的,怎么连接?
2、驱动接地是单独的,也有与控制接地混为一谈的,要尽量划分清晰。
3、控制接地中心就是控制芯片的VCC电容负端(而不是芯片GND端子)
4、控制芯片很可能不止一片,其中就包括数字控制芯片,与模拟控制芯片不加区别,都有自己的VCC电容,都有自己的地。
5、原则上每级拓扑的控制芯片地单独走线连接到该级拓扑的接地中心,可是有些控制不属于某一级拓扑,它可能对两级或者更多级拓扑实施控制。
6、这些跨拓扑的接地连接要点是:
6.1、先缩短拓扑接地中心之间的距离,根据主次找出中点A,以减少拓扑接地噪音
6.2、从A点连接出一根地线到最前端的控制芯片地,比如DSP,以此作为控制接地中心
6.3、(未完待续)
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 就拿星型接地来说,各分支最后需要汇总。星点(汇总点)选在哪儿呢?
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 拓扑接地中心, 这个“接地中心” PCBLAYOUT 上落地点选在哪儿呢?
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 以APFC+全桥为例,这个星形连接的中心点有4条拓扑连接,分别为APFC地、两个半桥地、输入地(硅桥负)
|
|
|
| | | | | | | | | | | | | | | | | 大师好!!!,数字地与模拟地肯定是有区分的,在芯片内部并没有把这两个地接在一起,之所以留给用户,是希望用户在实际应用中根据需要去连接。
要不然那么多芯片这样设计就没有意义了。
|
|
|
| | | | | | | | | | | | | | | | | | | 此事20楼已经澄清,采样地单独考虑吧。VSSA只是这个芯片的ADC采样地,建议不要把它泛称为模拟地,至少其他任何模拟芯片的地绝不能在此处共地。 |
|
|
|
|
|