世纪电源网社区logo
社区
Datasheet
标题
返回顶部
原创

同步整流IC在LLC应用中占空比丢失的补偿

[复制链接]
查看: 1320 |回复: 6
1
qq748482167
  • 积分:361
  • |
  • 主题:2
  • |
  • 帖子:15
积分:361
LV7
实习版主
  • 2020-8-11 09:58:28
  同步整流(Synchronous Rectification, SR)是大电流输出变换器的标准配置。利用时序与整流二极管相同MOSFET来替代原有的二极管整流,就是同步整流,也称主动式整流。这里的“同步”指的是MOSFET导通/关闭与同步整流管SR-FET的VDS端电压或者其他开关同步。由于MOSFET导通电阻小,导通压降也比二极管低,用来替换二极管整流有效的提高了低压大电流变换器的效率。最早提到MOSFET同步整流的文档可能是1982年的“Improving power supply efficiency with MOSFET synchronous rectifiers”,可惜由于时间太久无法找到电子版文献。
  快过去20多年了,同步整流技术已经在电力电子领域有了广泛的应用。可以说,很常见了。
  既然用了SR-FET,就得提供合适的驱动信号。对Buck电路来说这个很容易,S1开通,S2关断, 当然切换过程中要插入一个小的死区时间防止S1和S2直通。
1.buck without SR.png 2.buck with SR.png
  1.1 不带同步整流的buck电路及时序1.2 带有同步整流管S2buck电路及时序
  但是对于谐振变换器来说,简单的把原边开关管的驱动信号反相无法得到副边整流管的驱动信号,谐振。原因是谐振腔的电抗存在会导致原副边电压或电流产生相移,谐振变换器的一般结构如图2所示。除非工作在谐振频率点fr上(此时谐振腔纯阻性),一般原边驱动信号不能直接用在驱动副边整流管上的。
3.resonant converter.png
  2 谐振变换器的一般结构
  产生副边驱动信号的办法可以通过DSP计算或采用副边同步整流IC,常见的IC有IR11682S, IR11688, NCP4303A, TEA1995, SKR2000,UCC24610等等。基本原理都是检测SR-FET VDS电压来产生VGS信号,如图3展示了同步整流IC IR11682S在LLC中的常见应用及其相关波形。
4.LLC  with IR11682.png
5.timing of IR11682S.png
图3 同步整流IC IR11682S 的典型应用
  理想情况下忽略开通阈值VTH2、关断阈值VTH1。图3中的VGS驱动信号(Gate Drive,绿色线)的宽度是和副边绕组流过的电流IDS(红色线)的宽度是一致的(SR-FET有电流导通,无电流关断)。实际情况就......很经常出现驱动信号在馒头波结束前很早就关断了。如图4所示,图4中Drain Current为SR-FET流过的电流(绿色),DRV为SR-FET的VGS驱动信号(蓝色)。SR关断后体二极管续流,体二极管的压降带来很大的导通损耗。在这个应用中,本来应该等到馒头波归零再翻转的驱动信号就部分丢失了,称这现象为同步整流的占空比丢失。
6.duty cycle loss of NCP4303A.png
图4 实际应用中可能出现的占空比丢失
      一般认为这种现象是由于SR-FET的引线电感或者说封装寄生电感Lpackage造成的,如图5所示。其中,L_drain是SR-FET漏极的引线电感、L_source是SR-FET源极的引线电感、Rds_on是SR-FET的导通电阻。检测SR-FET的VDS电压时候,被测对象除了Rds_on以外还有寄生电感L_drain和L_source。电感的特性就是阻碍电流变换,网络两端的电流(IDS)滞后于电压(VDS),电压(VDS)超前电流(IDS)->IC误以为VDS和IDS同相位就提前关断了,而实际上VDS过零时IDS还没过零。此外,在高频大电流应用中占空比丢失会更加明显。1.高频->封装寄生电感的感抗随频率增大;2.副边大电流->要求SR-FET的Rdson小,结果就是jwL>>Rds_on,支路的感性增大,VDS与IDS之间的移相角会更大(该补偿的还是得补偿)。




7.png
图5 占空比丢失的原理
   解决思路一:利用容性器件(RC滤波器)把这个超前的电压再延迟一段时间。满足关系Rfilter*Cfilter=Rdson/Lpackage就能满足延时等于提前。参考"IR1168 - Add RC filter to VD",如图6所示。RC补偿的缺点是:1.损耗。2.开通时也可能被延迟。


8.png
图6 RC补偿占空比丢失的原理(来自"IR1168 - Add RC filter to VD" PPT )
  解决思路二:减小寄生电感Lpackage,比如使用贴片封装(封装寄生电感比TO-247小),或把VDS环路用开尔文接触来画,可以理解为把图5中的CS和GND点移动到RDS_ON两端跨过引线电感(该方法只能减小trace 电感,对封装寄生电感无能为力)。  以上两个方法都不能很好的解决问题。    实际情况:我在实验的时候发现加RC滤波器使用开尔文接触都行不通。现象1:占空比丢失太大了,以至于加的RC时间常数再大也没有用;现象2:另外VDS检测线的走线稍微变一变占空比就开始变得不一样(已经开尔文接触了,按理来说寄生电感只有封装寄生电感)。此处卡了一个月时间........,后来发现原来我的VDS检测环路被副边抽头产生的变化磁通量干扰产生了感应电动势......。  为了比较好说明,我就把之前做的有限元仿真图拿来了,如图7所示。loop1(红色虚线)是电压检测环路,loop1中的半透明小块是放置同步整流IC (SR IC)的位置,三个黑色的贴片SR FET并联。loop2是变压器大电流输出环路,变压器的中心抽头(黄色)被我设计的太长了(当时出于布局需要也没考虑太多,缺点是副边漏感和电磁干扰大,这是个失败的设计)。loop2:抽头->滤波电容->SR FET->抽头。从图7中可以看到这个中心抽头(或者说loop2)产生的磁通是会链接到loop1的,而且还是交变的磁通,这就有可能在loop1上产生感应电动势........
9.png
图7 样机副边绕组磁场有限元仿真
10.png
图8 感应电动势的测量
11.png
图9 测量结果
  按《精通开关电源设计》书里讲的磁场嗅探器,我自己也搞了个线圈套在示波器探头上制作了一个简易的磁场探头。如图8所示,我将探头放置在我的样机的副边中心抽头附近。图9是磁场嗅探器的测量结果,Isec是副边中心抽头的电流(绿色),VGS-SR1,3是同步整流管的驱动信号(蓝色),可以看到同步整流管提前关断了,提前时间是Tlead=220nS。再看橙色线Vind,果然检测到了这个感应电动势Vind。好吧,可想而知我的检测环路被干扰了,也会产生类似的感应电动势,导致VDS电压提前过零。
  模型大概如下图所示。图10.1 是同步整流中的一相,loop1是检测环路,loop2是抽头环路,L2是变压器副边绕组的漏感,L1是检测环路的自感(大小和环路大小以及画法有关系),loop1和loop2中有磁链耦合,大小是互感M1,将LLC的原边部分简化为AC电流源表示,对于高频电流来说,电容Cout是把负载RL短路的。把图10.1 中导通后的SR-FET用导通电阻RDS_ON和封装寄生电感Lpackage来代替,解耦后的等效电路如图10.2 所示,可以看到解耦以后互感M1和Lpackage落在了一条支路上。说明感应电动势其实是互感的作用,而且互感和自感一样会产生占空比丢失。自感+互感引起的占空比丢失原因如图10.3所示,图中Vsense是同步整流IC实际检测到的电压(忽略电感L1-M1)。
12.png 3.png 13.png
图10.1 同步整流电路中的一相  图10.2 解耦等效电路图10.3 互感+自感引起的占空比丢失

  数据手册上只说检测环路不要画太大,没有说为什么。其实环路画的小就是为了减小磁场耦合,减小互感产生的占空比丢失。发这个贴子主要是希望大家注意到这一点,SR IC 布局的时候不要像我一样忽略了磁场的影响,一直在死磕电路的原因。(心疼自己3s)。
  如果你不幸和我一样也遇到了互感导致的占空比丢失问题,好在也是可以解决的。方法1.把原来的检测环路改小一点,互感就会小。方法2.把原来的路径做个交叉,互感就变成负的。方法3.添加一个负的互感M3(M3=-Lpackage+M1,可以把自感和互感一起给抵消了)。
  我因为懒得再画下一版PCB,所以采用了方法3。如图11所示,这是我样机的副边PCB实物图,两个变压器原边串联副边并联,用了两个SR IC 型号是NCP4303A。我把原来的D端检测线断开了,在断开的地方串联了一个线圈L3(compensation turn)产生负的感应电动势(互感M3)。出产品的话,建议把这个线圈设计在PCB上,用过孔来做交叉。
14.png
图11 补偿线圈添加的副边实物图
     
15.png 16.png
图12.1 补偿线圈的添加示意图
图12.2 解耦等效电路
  图12.1是方法3的原理图图12.2是它的解耦等效电路。从图12.2来看M3也被解耦到了和M1 Lpackage Rdson一样的支路上,而且由于是负的,所以可以把这个寄生自感Lpackage和寄生互感M1抵消掉,抵消掉以后VDS检测支路就是纯阻性的了,不存在电压超前电流过零的现象。可能有同学会问L1+L3-M1-2M2+M3这个电感会不会有影响。影响不大,因为SR IC的输入阻抗非常大,这些寄生感抗很小所产生的压降也很小,可以认为Vsense=VDS
  
17.png
图13 补偿前后的实验结果对比
  最后展示一下补偿的结果,如图13所示。补偿后比补偿前占空比更大了,关断时间滞后了220ns。还可以补偿的更多,但是考虑到驱动信号到实际关断还有一段时间,所以就没有过补偿。
  总结一下:
    1.在谐振变换器中应用同步整流有可能出现占空比丢失


    2.占空比丢失在高频大电流应用中更严重也更常见。

    3.这可能是自感引起的也可能是互感引起的。

    4.布局的时候要注意检测环路开尔文接触,而且检测环路尽量画小防止产生寄生互感。         

    5.存在较小的占空比丢失,可以使用RC滤波器进行延时补偿

    6.如果还是存在占空比丢失,可以设计负的互感来补偿。         


    7.还可以使用TEA1995T这种自适应栅极驱动的SR芯片(该芯片原理不同不存在占空比丢失问题,且无需补偿)。



         
   我是小黄狗,一名来自福建的电子爱好者。如果你觉得这个帖子对你有帮助请留言支持一下,听说留言的人同步整流电路一调就通。      
   言简意赅,尽量省去公式,相关公式可在https://ieeexplore.ieee.org/document/9117058查看











额滴神呐
  • 积分:865
  • |
  • 主题:10
  • |
  • 帖子:52
积分:865
LV6
高级工程师
  • 2020-8-14 17:54:32
  • 倒数6
 
感谢楼主分享,太有用了
Mr_Chen
  • 积分:181
  • |
  • 主题:0
  • |
  • 帖子:7
积分:181
LV2
本网技师
  • 2020-8-17 12:26:41
  • 倒数5
 
感谢分享,学习
yudengyun
  • 积分:196
  • |
  • 主题:0
  • |
  • 帖子:2
积分:196
LV2
本网技师
  • 2020-8-26 10:53:56
  • 倒数4
 
我调试时变压是飞线的,实际测试同步整流的开通时间很短。是互感导致的吗?
qq748482167
  • 积分:361
  • |
  • 主题:2
  • |
  • 帖子:15
积分:361
LV7
实习版主
  • 2020-8-28 19:31:04
  • 倒数2
 
很有可能,我在没发现问题以前也有用飞线调试。每次稍微动一下位置出来的占空比都不一样。
yudengyun
  • 积分:196
  • |
  • 主题:0
  • |
  • 帖子:2
积分:196
LV2
本网技师
  • 2020-8-26 11:13:29
  • 倒数3
 
使用UCC24612开通时间只有一点点
TEA1995T同步整流.png
luomu
  • luomu
  • 离线
  • LV6
  • 高级工程师
  • 积分:547
  • |
  • 主题:20
  • |
  • 帖子:76
积分:547
LV6
高级工程师
最新回复
  • 2020-9-18 10:18:59
  • 倒数1
 
好文章,感谢楼主的无私分享
热门技术、经典电源设计资源推荐

世纪电源网总部

地 址:天津市南开区黄河道大通大厦5层

电 话:400-022-5587

传 真:(022)27690960

邮 编:300110

E-mail:21dy#21dianyuan.com(#换成@)

世纪电源网分部

广 东:(0755)28285637 /(13823562357)

北 京:(010)69525295 /(15901552591)

上 海:(021)24200688 /(13585599008)

香 港:HK(852)92121212

China(86)15220029145

网站简介 | 网站帮助 | 意见反馈 | 联系我们 | 广告服务 | 法律声明 | 友情链接 | 清除Cookie | 小黑屋 | 不良信息举报

Copyright 2008-2020 21dianyuan.com All Rights Reserved    备案许可证号为:津ICP备10002348