| | | | | 1)你的10多KW,用的是全桥LLC还是半桥LLC?
2)通常整机低压输入时效率较低(比额定输入电压时低2-4%),所以请问把谐振点设在低输入电压好点,还是设在额定输入电压好点?为什么
|
|
|
| | | | | | | 1)用的是多路半桥LLC;
2) 把额定输入设在谐振点好点;通常还得考虑电源类型和客户需求
2.1 客户需求方面,客户系统常使用额定输入,对效率要求较高,把额定输入设在谐振点好点
2.2 电源类型方面,如服务器电源,对掉电时间要求比较高,常把PFC输入电压上限设在谐振点,充分利用二区的升压特性。
2.3 如选用输入低压下限,设在谐振点,使用LLC拓扑就显得有点大材小用;输入上限和额定输入情况下,实现不了副边ZCS的效果,副边损耗较大,EMI效果也不好;轻载情况下,开关频率很高,控制效果相对较差;以上是个人看法。
|
|
|
|
|
|
| | | | | | | 一般带PFC的话,低压输入跟高压输入对LLC来说都是输入不变,不动变压器和谐振电容的情况下,谐振点不变,开关频率只跟着负载跑,所以谐振点“设在低电压还是额定电压”是什么说法 |
|
|
|
| | | | | | | | | | | 匝比理论值只是个大概的参数,精确输出是用环路去调,在下拙见:匝比设计考虑的越多(与实际情况越相近),输出纹波越小,匝比考虑的越少(与实际情况相略大),可能输出纹波会大一些,环路差一点
|
|
|
|
|
| | | | | | | 这台电源是数字电源,两路三相交错LLC;DSP_PWM模块发波,PWM发波频率一样(各路LLC频率一致),就没采集各相间电流;
就输出端电压/电流送入DSP_ADC模块;
|
|
|
|
|