 |  | | | | 你说的两件事没有关联，你那里发生了关联，是（漏感、原边、副边的）噪音处理得不好
|
|
|
|  | | | | | | 有关联，初级尖峰高会导致次级on time只开min on time ，
在初级VDS漏感尖峰向下震荡的地方，次级关断
|
|
|
| | | | | | | | | 你那里发生了关联，是（漏感、原边、副边的）噪音处理得不好
|
|
|
| | | | | | | | | | | 你这样说就是不讲道理了，是与漏感有关，但是他漏感7.5uH还要怎样处理才叫好呢？
只能加大阻尼电阻了
|
|
|
| | | | |  | | | | | | | | 你说漏感，要说百分比，要做到1%（你这个功率最好0.5%）以下才能谈论其他问题
我说的不是漏感，而是漏感的噪音的处理、与布局有关、与频率有关，与变压器有关，不出意外，你都有问题 |
|
|
| | | | | | | | | | | | | 干扰源、**扰器件、传播路径，三个东西都相关，你非要死磕一个干扰源，有时候就在死胡同里出不来
漏感在一次侧、同步整流在二次侧，你说的对：是与漏感有关，但怎么关联上的？死磕减小振荡固然有用，但也可能有副作用
变压器初次级分布电容可能耦合这个噪声；初次级之间的Y电容也有可能耦合这个噪声；
PCB布局不当的话、初级吸收电容也可能空间辐射这个噪声。
如果能切断这个耦合路径（包括但不限于：MOS管和变压器绕组之间串磁珠、改变Y电容接地点、把初级吸收电容旋转90度或者移远一点）
那么两者就如李工所说的“无关”了。
最后你还可以试试在同步整流芯片的Vd和Vs之间加一点RC滤波来减小这个噪声的干扰
注意RC时间常数远大于振荡周期而远小于开关周期
当然每种措施都有可能有一定的副作用，你需要自己去实验并评估哪一种或者几种措施的副作用可以接受
有时候不一定非在一棵树上吊死，也可以多管齐下分散一下副作用
|
|
|
|
| | | | | 这个问题我以前也碰到过，R不加大会影响SR正常工作。加大温度高，也没啥好办法，最后换成2512（2W）电阻。让温度降额满足。备注：R是串在D上，不是并C。
|
|
|
| | | | | | | 搞不明白这俩个地方有什么关联。 这个IC不是检测同步管的Vds控制通断的吗
|
|
|
| | | | | | | | | 初级MOS关断由于漏感和COSS震荡，反射到次级导致SR IC误开通和关断。
|
|
|
收藏
分享
津公网安备 12010402000296号