| | | | | 这问题非常好解释,上管开通的时候,DC电压通过上管导通后,瞬间加在下管的D极上,由于MOSFET的CGD的影响,一个高的电压瞬间加在D上,通过CGD的电容会在下管的栅极上造成一个尖峰,因为CGD会充电嘛,呵呵。 |
|
|
| | | | | | | 你的意思就是通过下管的寄生电容Cgd给Cgs充电造成的哦,那么上管关断的时候同样也有Vdc加在D极,上管咋没有这个现象呢?
呵呵,不要BS小弟,还请大哥帮忙解释?? |
|
|
| | | | | | | | | 呵呵,上管的现象你肯定是没有发现,上管的VGS是负向过冲,如果你的示波器足够好,很容易就能看到。 |
|
|
| | | | | | | | | | | 我用的示波器为Tektronix TDS5104B系列的,1GHz 5GS/S的,应当算很高级了吧
这个是LOW GATE关掉时的波形,可以很明显的看出Ring Back
这个是HI GATE 关掉的波形~~平平淡淡的 很好~~ |
|
|
| | | | | | | | | | | | | 从第一个图看,振荡发生在上管GATE电压约4V处,恰好是miller区起点,
很像是Mr. LIZ所说的寄生电容引起的。
但楚版说的引线电感,好像也在理。
楼主能否做下试验,比如人为增加点Cgs比较下波形,或增加个Rg等等。
第二个图,上管导通的GATE波形怎么不见MILLER平台呢? |
|
|
| | | | | | | 如果是1楼的问题引起的话,可以在下管的G对S加个1-10K的电阻来避免这个问题,楼主可以自己去做个实验 |
|
|
|
|
| | | | | | | | | | | | | 驱动放的是0欧姆电阻,不过个人认为和驱动应当每关系呀,它只会影响驱动的快慢、还有驱动电压的OVERSHOOT啊 |
|
|
|
| | | | | 考虑一下布线问题。驱动IC的地和mos的地有多远,怎么走的?
IR针对2110出过一个文档,讨论Rg与布线导致的过冲问题。文档我看过,不过已经随着硬盘一起挂掉了。
大概就是说,不恰当的布线与Rg会导致下管Vg出现问题,严重的时候会误导通。 |
|
|
|
|
| | | | | 选择好mos管可以规避这个问题,注意下管的cgs、cgd |
|
|
|
|
|