| | | | | 请问楼主,上面两管子是怎么驱动的?为怎么说是通过电容均压驱动? |
|
|
| | | | | | | 实际应用中,我们都是在上管并一个几百P的小电容,下管不并,使得下管在关断时分得的DS电压大于上管DS电压;
|
|
|
| | | | | 为使电路可靠工作,我们需要做三件事:
1、上管的驱动能量平衡
2、上管的驱动上升沿和下降沿(同步)控制
3、上下管的动态自动均压(电压峰值)设计
|
|
|
| | | | | | | 为使电路可靠工作,我们需要做三件事:
1、上管的驱动能量平衡
上管驱动的能量靠上拉的电阻供电12V稳压管嵌位(防止过压),选择合适的阻值,就可以可靠驱动,关断时通过高压TVS管释放能量,还有电压12V稳压管正向导通嵌位;
2、上管的驱动上升沿和下降沿控制
上管的驱动上升和下降控制,这个应该怎么理解?感觉这个上管是先开通于下管的,所以上升沿还是由下管来决定;关断时上管慢于下管,下降沿主要是高压TVS释放能量,取决于TVS;
3、上下管的动态均压(电压峰值)设计
动态均压应该怎么理解?向我们有这么处理,上管DS并联一个电容,确保了下管关断时分压大于上管,是不是就可以不用考虑动态分压的问题?
|
|
|
| | | | | | | | | 上管DS并联电容是个馊主意,会加大上管损耗,不可接受。 |
|
|
| | | | | | | | | | | 那不一定,大部分管压降都降载下管了,上管本来温度就比较低; |
|
|
|
| | | | | | | 这个跟上面那个完全不一样了吧,驱动工作方式也不一样吧
|
|
|
|
|
|
| | | | | | | | | | | | | | | 上次被你一说,我还去认真分析了一下原先的电路,跟GS之间的电容关系不大,驱动也不是靠均压的
|
|
|
|
| | | | | | | | | | | | | | | | | | | 这电路是我之前搞硬件的时候,一个前辈设计的,我当时是负责做测试的,后面转做软件了,这几天看到论坛有在谈论这个问题,感觉以前测试没真正注意细节,好多东西没整明白,刚好看到前辈发这个贴,希望前辈能帮忙将原理还有工作模型波形可以分析清楚;
|
|
|
| | | | | | | | | | | | | | | | | | | | | 给出一个较完整的电路来分析:
在这个电路中,器件的电压应力最终归可结为两只等效电容的均压过程。
电容的均压过程在此贴【 电阻均压VS电容均压】已经得到充分讨论,并在该帖39楼看到了我们这个电路的均压效果:
从均压的角度分析:
由于两MOS的Cds显著较(二极管)大,因此这类电路骨子里就是电容均压的,脉冲(特别是尖峰)信号一定是首先按电容量反比例分配均压的,而电阻均压成分的影响一般都是负面的,可能会按如图RC放电曲线最终趋于另一个可能导致系统崩溃的电阻均(分)压值。在系统打嗝、启动延时、掉电维持等丢失PWM的不利工况尤为如此。
因为(即使只考虑绝缘电阻)电阻分压机制总是存在的,首要设计考虑是其RC时间常数是否能使系统在时间上撑过上述不利工况,必要时才(小功率应用尽量不)考虑在P点外接电阻均压,而此电阻的接法、阻值、可靠性均颇为纠结,需仔细斟酌才行。
再看看1楼电路,一个电阻为上管驱动供电,从均压的角度看,这等效为P点上拉电阻,会在很短的RC时间内使电容均压成果丧失殆尽,不得已用齐纳下拉,但整个关断期间齐纳几乎都处于导通状态,损耗可想而知。
*未完待续*
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 齐纳二极管并不是工作于一直击穿转态的,而是处于临界击穿转态,损耗比直接击穿低很多; |
|
|
| | | | | | | | | | | | | | | | | | | | | | | 您好。 这类串联MOS管的反激,目前有没有在实际产品中应用比较良好的驱动方式呢? |
|
|
|
| | | | | | | | | 你上传的文章在哪里?可否共享一下链接?最近在德国的一款产品里面见到实用电路,了解到PI已经将其申请了商标,TI也有文章在说这个
|
|
|
|
|
|
| | | | | | | | | | | | | | | 做得好的话没有啥影响。问题是这个电路比较老了,现在高压器件已经普及,这种电路意义不大,因此此贴也没有续了。
|
|
|
|
|
|
| | | | | 关于这个电路,各路大神可否帮忙分析分析工作原理。我的疑问在于D1,R2,R5,Z4,Z6的作用是什么,没太理解,多谢各位。
|
|
|
| | | | | 最近看一个电源的辅助供电采用的这个方案,凑巧又看到大师的帖子,个人认为,电阻均压、电容均压区别在能量转换的时间尺度不同,瞬态的当然以电容均压为主,这个电阻的特点是下管先开先关(开关都比上管早),导致上下两个管的开通关断时间不同步,还有上管靠上拉电阻给驱动供电又造成上管的驱动电路RC延时比下管大,因此动态均压比较难。
第一、应该先改变上管驱动的RC时间(增加辅助去耦电容)
第二、调节上下管的DS电容以调整米勒平台时间实现动态均压
|
|
|
|
|
|
|
|
| | | | | 请教一下,这种MOS串联,目的是不是为了减小器件的应力 |
|
|
|