|
|
|  |  | | | | | 年底了，很多项目急着结，着实很忙，上班时间是一点时间没有了，加班画了PCB实验板，先晒晒图，后续这个板子肯定是要优化的，其他最后总结了再发。水平有限，重在掺和。
|
|
|
| | | | | | | | | 此版上电后，轻载还能正常工作，输出只能加不到1A负载，测试SW脚电压波形，此时波形为大小波，即波形占空比一个宽一个窄，一个宽一个窄，此时输出已经开始震荡。为什么?芯片外围参数按datasheet上设置，BUCK电感，绕组，感量，磁芯应该是均满足电路要求，真是不知道什么原因。以为做到这里就要面临被淘汰的命运，连最起码的能正常上电，输出正常，带载正常都满足不了，直接没的玩了…… 怎么办，怎么办，怎么办？ 时间到了2019年11月30日，由21世纪电源网创办的电子研习社周六直播课课程内容为（Lorry Liang）梁老师讲述，而梁老师是ADI亚太区电源产品系统工程总监，本来是准备在课程上向梁老师提问为什么我选用的芯片会工作不正常。而就在听梁老师主题为《微体积高功率密度电源模块设计及挑战》讲述Silent Switcher相关内容时提到了因为输入处的di/dt很大，为了降低输入感抗，Cvin一定要靠近芯片，对称的输入结构形成的对称反向的电流环使磁场闭合，降低EMI。结合此处知识点，我布的第一版Cvin放置的很有问题（如下图已经圈出），果断更改第二版。
|
|
|
|
| | | | | | | | | | | | | 此版为最终提交作品的版本，后续作品提交后更新原理，调试分享
|
|
|
|
| | | | | |  |  | | | | | | | | | | 方案设计思路，比赛关注点：1、瞬态响应；2、空载电流；3、轻载效率；4、2A负载效率；5、纹波；6、美观，标注布局合理。选择申请了两种芯片LT8640S-2和LT8643S-2两种，比较而言两个芯片对满足比赛的关注点各有优势，LT8640S-2可以实现低空载输入电流和轻载时的高效率，LT8643S-2因为有外部补偿脚可以得到更好的瞬态响应。两种型号只是LT8643S-2的22脚为补偿脚，LT8640S-2的22脚为接地，因此PCB按LT8643S-2的封装布局，如果用LT8640S-2时，只需要将22脚对地焊接0Ω电阻即可。通过两种芯片方案对比最终选定LT8640S-2进行全面优化。
|
|
|
| | | | | | | | | | | | | | | | | 从LT8640S-2的datasheet中可以了解到，芯片在FCM模式下的动态响应是要远远优于burst mode模式的，因此，要得到好的瞬态响应需要将芯片模式设定在FCM模式下，即将芯片20脚悬空。但是如果此芯片工作在FCM模式下，空载电流，轻载效率两项应该都不能得分。这是矛盾的，而且比赛规则不允许手动进行模式切换，因此要么有取舍要么加入其他控制电路自动进行模式切换。加入额外电路势必会增加损耗，因此外加电路一定要损耗低，待机功耗低。话不多讲，上原理。 |
|
|
| | | | | | | | | | | | | | | | | | | 方案控制思路是采用外部控制电路在轻载时，芯片工作在burst mode模式，此时芯片20脚需要接地，RE1是一个常闭型继电器，无外接控制时将芯片20脚对地短路；当输出负载跳变时，TA1采集到负载跳变信号，产生控制信号去驱动RE1，此时RE1常闭管脚断开，芯片20脚切为悬空状态，此时芯片进入FCM模式，从而降低负载阶跃时的过冲量。当负载阶跃信号撤除后，RE1控制信号撤除，将芯片20脚对地短路，此时芯片切换为burst mode，工作模式自动切换。此电路在无控制信号时功耗极低，对空载损耗和轻载效率影响很小。同时TA1在输出回路中是一个感性器件，它对输出纹波有一定的抑制作用，这是TA1的另外一个作用。与此同时，TA1实际会影响环路响应速度，但是综合取舍，TA1对电源性能是有一定优化作用的。 |
|
|
| | | | | | | | | | | | | | | | | | | 优化效率方面，电感选择自己绕制，这样调整的余地大一些，磁芯选择RM5,材质是锰锌铁氧体PC200，此种材质优化的频率范围在700KHz-4MHz间，同时也买了与芯片datasheet中推荐的威世的同系列的电感做效率的对比实验，通过对比还是自己绕制的电感效果要好一些。实际调试过程中，因为开关损耗的原因，为了提高2A时的效率，最终将频率(f)定在了500KHz。因为频率较高，而且要求最优效率，此时电感线圈考虑趋肤效应，来降低导线交流阻抗。相关计算如下：
|
|
|
| | | | | | | | | | | | | | | | | | | | | 计算结果导线直径最大0.214mm，为了极大降低交流阻抗和直流阻抗，采用了0.1mm×30的多股绞合线进行绕指。通过综合优化，2A负载时效率做到＞94%。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 优化纹波方面：1、提高电感电感量降低纹波电流值以减小输出纹波，按datasheet中给出的计算方法（如下），电感的电感量计算值约为2uH,实际电感电感量取值6uH。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 2、其它条件一定情况下，频率越高，输出纹波越小，综合效率方面，最终频率定位500KHz。
3、选择低ESR电容(C2012X7R0J106K125AB)，且在500KHz时达到最低ESR值（如下图），并且多个并联，进一步降低ESR值，此举同时可降低电容上的损耗，提高轻载时的效率，125uA负载条件下，效率优化到82%左右。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 最终提交的报告整理的比较详细了，待与主办方测试结果校对后再进行上传，最后上传两张提交的作品真容照。 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 方案初心是用单芯片在比赛要求的项目中将产品性能无限优化，没有最好只有更好。感谢主办方ADI公司&世健公司提供的试用芯片，以赛会友的机会，感谢协办方21世纪电源在项目进行中提供的各种支持，预祝大赛圆满落幕。 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 最后上传我自己测试整理的报告，因为测试手段和测试设备的差异，与主办方测试的结果还是有较大差异，仅仅作为参考。
|
|
|
|
|
|
收藏
分享
津公网安备 12010402000296号