关于变压器设计的一点问题

经常在设计变压器时遇见下面情况，希望大佬们解惑！      1，变压器骨架的窗口和深度非常小，导致算出来的线绕不下，IC为QR模式，设计的最低频率为25K-45K之间，导致算出来的匝数根本不可能饶下，那么就只能提高频率，提高频率的后果就是EMI很难整改的通过。
      2，对于上面这种情况，我经常将NP圈数减少，本来算出来应该在40T，但实际只有25T，LP计算为1.6mH,实际只有1mH ,对于这种情况下的变压器会出现上面不可控的状况吗？
     3，变压器对于EMI设计出了在初级加屏蔽和三明治绕法，还有什么可靠的办法吗？目前遇到过一种情况 ，同一个变压器装在PCB正面和反面会造成EMI有很大的变化，反面效果更好，这是什么原因造成的呢 ？
     4，对于传导500K以内频段超标，特别是在开关频率及倍频段会有很陡峭的现象，这种现状除了降低开关频率，还有什么办法能有效解决开关频率及倍频超标现象。
     5，对于原边恒压或恒流的方案，变压器绕法为：初级-屏蔽(1.1T)-VCC-次级-初级 这种绕法是不是更适合原边方案的EMI整改呢。